点上面“纳米芯”关注，点击星标🌟不迷路
聚焦芯片前沿，洞察产业脉搏！赋能从业者，洞见“芯”未来
考点方向：干湿法刻蚀对比 · CVD/PVD/ALD 选型 · 深硅刻蚀（DRIE）与设备维护
出处规范：📌牛客网面经 / 📌官方JD反推 / 📌EETOP·与非网 / 📌行业通用考点 / 📌公开文档，逐题标注、可追溯
【考察点】刻蚀岗的第一道门槛题。看你能不能从「选择比 / 各向异性 / 成本 / 适用场景」四个维度系统对比，而不是背定义。
【出处】📌行业通用考点（CSDN《半导体厂新人必看：蚀刻（Etch）工艺的 50 个高频面试题与实战解析》等多来源共识）
参考：https://blog.csdn.net/weixin_33290540/article/details/161986732（2026-09-17 实访核验）
【满分答题框架】
一、先给一句话定性
刻蚀的本质是通过物理或化学手段，有选择性地去除晶圆表面特定区域的材料，把光刻定义的图形转移到下方薄膜或衬底上。它是图案化（Patterning）的另一半——没有刻蚀，光刻出的胶图形就只是胶。
刻蚀要同时满足四个目标：高保真度、高选择比、高各向异性、高均匀性。
二、核心对比表
三、核心公式（加分项）
· 各向异性度：A = 1 −（横向刻蚀速率 / 纵向刻蚀速率）
A = 1 → 完全各向异性（理想干法）
量产 ICP 通常能做到 A > 0.95
· 选择比：S(A/B) = ER(A) / ER(B)
例：S(SiO₂/Si) = 30，表示 SiO₂ 的刻蚀速率是 Si 的 30 倍
四、各向异性怎么实现（本题的深水区）
靠两个机制同时作用：
1.离子垂直轰击 —— 加偏压（Bias Power）让离子垂直向下砸，底部刻蚀速率远高于侧壁；
2.侧壁钝化保护 —— 配方中加入钝化气体（如 C₄F₈ 生成的聚合物），在侧壁形成保护层，阻止横向化学刻蚀。
工程直觉（背下来能加分）
· 加偏压功率 → 物理轰击增强 → 各向异性↑，但选择比↓
· 加源功率（ICP Power） → 等离子体密度↑ → 化学刻蚀速率↑
→ 这两个功率的平衡，就是刻蚀工程师日常调工艺的核心动作。
五、常见异常（追问高分点）
· Notching（切口）：刻蚀到导电层/绝缘层界面时底部侧壁出现横向切口
· Microloading（微负载效应）：图形密集区刻蚀慢、稀疏区刻蚀快
· RIE Lag / ARDE：深宽比越大，刻蚀速率越慢，导致同片不同尺寸图形深度不一致
【易错点】
1. 只说"干法是等离子体、湿法是液体"，讲不出方向性差异的物理来源。
2. 认为"干法一定比湿法好"。实际上湿法在选择比、成本、吞吐量上仍有优势，某些工序不可替代。
3. 把各向异性和选择比当成一回事。各向异性管"侧壁直不直"，选择比管"只刻该刻的"，两者是独立指标，且常互相制约。
4. 忘记提过刻蚀（Over Etch）：主刻蚀后通常加 10%~30% 过刻蚀量来消除残留，但过量会损伤下层。
【对应课程】
✅ 系列2 刻蚀工艺模块 ——《刻蚀工艺概述》《湿法刻蚀技术》《干法刻蚀技术》《ICP刻蚀设备的操作》
✅ 线下进阶课 Day4 —— 实操三 显微镜检与工艺复盘（刻蚀深度一致性、侧壁垂直度、沟槽平整度；缺陷判定：侧壁毛刺、钻蚀、掩模残留、底部未刻透）
【考察点】薄膜岗核心题。看你能不能把三种沉积技术讲成「互补关系」而不是「谁更好」，并能落到选型逻辑。
【出处】📌公开文档 · 中国科学院深圳先进技术研究院 大型仪器共享平台《微纳加工共性工艺文档：薄膜沉积（SOP）》
来源：https://mems.siat.ac.cn/Portal/Article/Show/5fb58346-401b-4246-8bb8-8a89dc12da7d（2026-09-17 实访核验）
辅证：📌行业通用考点（PVD/CVD/ALD 参数对比，多来源共识）
【满分答题框架】
一、一句话定位（先立骨架）
· PVD 负责"打金属" —— 物理过程，无化学反应，方向性强
· CVD 负责"长薄膜" —— 气相化学反应生成薄膜，覆盖性好
· ALD 负责"精密填充" —— 表面自限制反应，一层原子一层原子地长
三者是互补而非替代。随着节点推进，ALD/CVD 占比上升，但金属层仍以 PVD 为主。
二、机理差异
三、关键参数对比（面试可直接背）
| 接近 100%（完全共形） | |||
| ±0.5% 以内 | |||
| 慢（1~10 Å/min） | |||
| 循环次数（数字式） |
四、选型逻辑（本题真正的考点）
1.金属薄膜（Al / Cu / Ti / TiN）→ PVD。沉积速率快、附着力好、工艺成熟。
2.介质薄膜（SiO₂ / SiN）→ CVD。LPCVD 膜质高但温度高；PECVD 温度低（300~400℃，甚至可低至 70℃），适合钝化层等后段工序。
3.高深宽比结构（DRAM 电容、3D NAND 通孔、TSV）→ ALD 首选，CVD 次之，PVD 通常不适用（因为方向性太强，底部和侧壁盖不住）。
4.超薄关键层（高 k 栅介质 HfO₂、超薄氧化层）→ ALD。需要原子级厚度精度，只有 ALD 能做到。
五、核心公式与质量指标（加分）
· 膜厚 = 沉积速率 × 时间
· 均匀性 = (Max − Min) / (2 × Avg) × 100%
· 评价一层好薄膜的五个指标：膜厚、均匀性、覆盖性（Conformality）、应力、缺陷
六、产线案例（STAR）
在薄膜工艺里，最容易被忽略的是应力。同样厚度的膜，应力的拉/压方向不同，会导致晶圆弯曲（Wafer Bow）甚至开裂，直接影响后续光刻的焦深余量——这就是为什么薄膜工序做完必须量测膜厚、均匀性和应力，而不是只看厚度。
【易错点】
1. 把 ALD 说成"一种独立的沉积技术"——严格说它属于 CVD 家族（化学气相沉积），只是引入了自限制反应机制。
2. 只说"ALD 最好"，却答不出代价：速率极慢、成本高，所以只在关键薄层用。
3. 忽略 PECVD 的价值：它用等离子体把沉积温度从 1000℃ 降到 300~400℃，这才让后段工序能用上优质薄膜。
4. 答"选型"时只考虑性能，不考虑热预算（Thermal Budget）——先进制程里，温度预算往往比性能更早成为约束条件。
【对应课程】
✅ 系列2 镀膜工艺模块 ——《镀膜工艺概述》《物理气相沉积(PVD)工艺》《化学气相沉积(CVD)工艺》《原子层沉积(ALD)工艺》《磁控溅射设备的操作》《PECVD 设备的操作》《LPCVD 设备的操作》
✅ 线下进阶课 Day3 —— 实操一 FHR 磁控溅射整机实操｜实操二 剥离（Lift-off）工艺｜实操三 薄膜镜检与工艺复盘（颗粒、针孔、橘皮、厚度不均、剥离残留、边缘锯齿）
【考察点】这道题直接对应真机。看你是不是真的理解 DRIE 工艺，以及有没有设备安全意识。
【出处】📌公开文档 · 百度百科《深反应离子刻蚀（DRIE）》（Bosch 工艺「钝化—刻蚀」交替机理与扇贝纹成因）
+ 📌官方JD反推（模拟题，基于设备操作类岗位 JD 与深硅刻蚀设备实训内容反向设计）
DRIE / Bosch 机理：https://baike.baidu.com/view/4270783.htm（2026-09-17 实访核验）
辅证 · ICP 干法刻蚀设备技术指标：https://baike.baidu.com/item/ICP%E5%B9%B2%E6%B3%95%E5%88%BB%E8%9A%80%E6%9C%BA/55853764（2026-09-17 实访核验）
【满分答题框架】
一、先讲清楚"为什么需要这个工艺"
普通 RIE 刻蚀的深宽比通常在 5:1 以下——再深，离子就难以到达孔底，侧壁也没有保护，会出现严重的横向钻蚀。
而 MEMS 和 TSV（硅通孔）需要 深宽比 AR > 20:1 的超高深宽比。Bosch 工艺就是为了突破这个极限发明的。
二、核心原理：三步循环
· 刻蚀步：通入 SF₆ 等刻蚀气体，产生等离子体，向下刻蚀硅
· 钝化步：通入 C₄F₈ 等钝化气体，在侧壁和底部都沉积一层聚合物保护膜
· 关键点：下一步刻蚀时，离子的垂直轰击会把底部的钝化膜打掉，而侧壁的膜因为不受垂直轰击而保留下来 → 于是只向下刻、不向侧刻
这就是"用交替循环换各向异性"的精髓。
三、关键参数
四、典型特征：扇贝纹（Scalloping）
Bosch 工艺的侧壁会留下周期性扇贝状波纹，扇贝深度 ≈ 每个刻蚀循环的横向刻蚀量，通常 50~500nm。
· 对 TSV 和 MEMS 释放结构，扇贝过深会增加漏电和应力集中风险
· 控制手段：缩短单次循环时间（快速切换），让扇贝更细密
五、设备操作与维护注意（这道题的安全分）
开机与运行
· 装片前试样必须清洁、烘干，避免污染腔体
· 确认腔体密封良好，等离子体起辉正常，全程值守，不能无人运行
· 泄压完成后再取片
腔体维护（PM）
· 腔壁沉积物达到限值（通常 50~200μm）必须清洗
· PM 后必须做 Seasoning（腔体预处理）：跑 5~20 片预处理片，在腔壁建立稳定涂层，否则头几片工艺会明显偏移
· 消耗件（电极、聚焦环、衬套、静电卡盘）按寿命预防性更换
安全红线（必答）
· 刻蚀腔体残留气体具有毒性与腐蚀性（氟化物、氯化物），开腔前必须充分 N₂ Purge，严禁在未完全吹扫时打开腔体
· 必须佩戴防护装备，配备气体检测仪
【易错点】
1. 只说"交替循环能刻得更深"，讲不出钝化膜为什么只留在侧壁——这是本题的核心机理，答不出就等于没懂。
2. 忽略扇贝纹，或者不知道它的大小由循环时间决定。
3. 完全忽略设备安全与 PM。深硅刻蚀是典型的高危工序，面试官对安全意识非常敏感。
4. 把 DRIE 与普通 RIE 混为一谈，说不出深宽比能力的量级差异（5:1 vs 20:1 以上）。
【对应课程】
✅ 系列2 刻蚀工艺模块 ——《干法刻蚀技术》《ICP刻蚀设备的操作》《深硅刻蚀设备的操作》
✅ 线下进阶课 Day4 —— 实操一 STS HRM 深硅刻蚀设备操作实训（配方设置：刻蚀/钝化循环、气体流量、ICP/偏压功率、气压；腔体密封、起辉观测、全程值守）｜实操二 刻蚀后清洗｜实操三 显微镜检与工艺复盘
免费领（回复关键词即可）
· 回复「120问」→ 领取《大厂半导体工艺面试 120 问（真题+模拟题）》完整版
· 回复「岗位表」→ 领取本期完整岗位表（含投递链接）
· 回复「试听」→ 领取旗舰课试听
以上资料均由企微老师一对一发送，扫码添加后领取 ↓长按或扫码加「毕老师」企业微信，拉你进半导体工艺求职群
